技術文件
GAN Modeling for WAT & CP
(2023 NTU演講)
Empowering Innovation with GeneratedModel for Virtual Silicon and DTCO […]
Empowering Innovation with Generated Model for Virtual Silicon and DTCO
摘要--本研究探討利用生成對抗網路（GAN）生成晶片製造過程中的晶圓級WAT與CP測試資料，並應用於相關的製程和設計協同優化 […]
Process & Design Co-optimization
近臨界電壓(Near-VT)系統與客製化(custom cell)需求並非單純元件庫供應商與晶片設計間兩 者的供需問題而已，如何掌握底層製程 SPICE 模型不準確、製程變異性分析、科學化元件庫的變異性模型 […]
Design for Efficiency
(2021 NTU演講)
近我們將討論以數據分析/資料科學化的創新, 釐清 design margin 並理解其背後的物理原因與解釋, 檢討我們的 design 是否夠 Energy-efficient?[…]
Late Breaking Results
Design Flow Optimize All But Library Cell?
Library cell is key to timing, power and area optimization
Ensures synthesizable design flow[…]
ASIC Design之初(2)-我們在對抗甚麼
把數據視覺化能讓自己跟團隊夥伴們更冷靜地深度思考: 我們在實體設計過程中所選擇與關注的PVT corners, 所加的設計餘量(design margin), 跟晶片從微觀到巨觀所量測到的行為與趨勢等到底科不[…]
ASIC Design之初(1)
就先從將Liberty轉成JSON開始吧!
有些人可能以為只有在超弦理論才會有超過十維空間的討論, 但其實IC設計這個圈子的工程師每天都在摸這個很玄的東東, 每天都在被其騷擾的不可開[…]
